(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-48827

⑤ Int. Cl.³H 03 K 13/02

②特

識別記号

庁内整理番号 8024-5 J ❸公開 昭和57年(1982)3月20日

発明の数 1 審査請求 未請求

(全 5 頁)

G)デジタルーアナログ変換器

願 昭56—104553

②出 願 昭56(1981)7月6日

優先権主張 ◎1980年7月9日③オランダ

(NL) 308003948

⑦発 明 者 ルデイ・ヨハン・フアン・デ・ プラツシエ オランダ国アインドーフエン・ ピエテル・ゼーマンストラート 6

⑪出 願 人 エヌ・ベー・フィリップス・フルーイランペンフアプリケンオランダ国アインドーフエン・エマシンゲル29

個代 理 人 弁理士 杉村暁秀 外1名

明 細 書

1. 発明の名称 デジタル・アナログ変換器

2.特許請求の範囲

2 複数のほぼ等しい電流を発生する電流源回路と、

世換回路とを具え、この世換回路は前記電流を、この道換回路の出力端子に複数の電流が得られるような周期的置換によつて置換回路の出力端子に前記電流を切換え、この電流の直流成分は正確な相互比例関係にあり、この電流の交流誤差成分は前記電流源回路によって発生される電流の不等性によつて決定され、

さらに、デジタル入力信号を受信する入力 端子と、

とのデジタル入力信号によつて定められた アナログ出力信号が得られる出力端子と、

前記置換回路の出力端子に得られる電流から前記アナログ出力信号を前記デジタル入力 個号の関数として収出す組合せ回路と、 を具えるデジタル - アナログ変換器化 DV て、

前記組合せ回路の出力信号を、前記サイク ル時間またはその整数倍に等しい平均化周期 にわたつで平均化する平均化回路と、

この平均化回路の出力信号を、各平均化周期の終りにサンプルするサンブリング回路と、前記平均化周期が前記サイクル時間またはその整数倍に等しくなるように、前記平均化回路と前記置換回路とを同期させ、かつ、前記組合せ回路の設定が前記平均化周期の間に変化しないように前記組合せ回路と前期させる问期回路と、

を具えることを特徴とするデジタル・アナログ変換器。

2 特許請求の範囲第1項に記載のデジタルー アナログ変換器において、前記平均化回路を 積分器とし、この積分器が各平均化周期の終 りにこの積分器をリセットするリセット回路 を有することを特象とするデジタル・アナロ ログ変換器。

- ◆ アナログ・デジタル変換器に用いられ、ア ナログ信号電流入力端子を前配組合せ回路の 出力端子に接続した特許請求の範囲/項に記 戦のデジタル・アナログ変換器において、リ セットスイッチと並列の積分コンデンサを、 前配組合せ回路の出力端子と、各平均化周期 の終りでクロックされる比較器の入力端子と

配アナログ出力信号を前配デジタル入力信号の関 数として取出す組合せ回路とを具えている。

このようなデジタル・アナログ変換器は、米国 特許第 3,982,172 号明細書 (特公昭54- 24,098 「精密電流頑装備」)および米国特許第4,125,803 号明細書(特開昭52-132,765号「電流分配装置」) により既知の動的遺換原理を用いている。との原 理によれば、正確な相互比例を有する電流が、循 環置換に従つてほぼ等しい電流を出力に切換える ととによつて発生し、このため各初期電流の平均 値に対する相対誤差は、各出力電流においてノサ イクルあたり同じように発生する。その結果、各 出力電流は、初期電流の平均値に、したがつて他 の出力電流の各直流成分に非常に正確に比例する 直流成分を示す。初期電流間の相互偏位は、前記 出力電流に交流成分として裂われる。この交流成 分は、最高の佰号周波数に対する置換周波数によ り、および初期電流の相互比例により、不所望な ものとなる。

前記交流成分が不所望ならば、これらを置換回

に接続し、この比較器の出力が、デジタル信号をデジタル - アナログ変換器の入力端子に 供給するデジタル信号発生器を制御すること を特徴とするデジタル - アナログ変換器。

3.発明の詳細な説明

本発明は、デジタル - アナログ変換器に関するものである。この変換器は、

複数のほぼ等しい電流を発生する電流原回路と、 置換回路とを具え、この置換回路は前記電流を、 この置換回路の出力端子に複数の電流が得られる ような周期的置換によつて置換回路の出力端子に 前記電流を切換え、この電流の直流成分は正確な 相互比例関係にあり、この電流の交流誤差成分は 前記電流源回路によつて発生される電流の不等性 によって決定され、

さらに、デジタル入力信号を受信する入力:端子と、

とのデジタル入力信号によつて定められたアナログ出力信号が得られる出力端子と、

前記置換回路の出力端子に得られる電流から前

本発明の目的は、前記不所望な交流成分を、 食 換回路の出力端子にコンデンサを付加することな しに除去するデジタル - アナログ変換器を提供す ることにある。

本発明デジタル・アナログ変換器は、

前配組合せ回路の出力信号を、前記サイクル時間またはその整数倍に等しい平均化周期にわたつて平均化する平均化回路と、

との平均化回路の出力信号を、各平均化周期の 終りにサンプルするサンブリング回路と、

前記平均化周期が前記サイクル時間またはその整数倍に等しくなるように、前記平均化回路と前記置換回路とを同期させ、かつ、前記組合せ回路の設定が前記平均化周期の間に変化しないように前記組合せ回路と前記平均化回路とを同期させる同期回路とを具えることを特徴とするものである

本発明は、一見して組合せ回路の出力端子におけるろ彼が、前配交流成分の混変調および組合せ回路の切換を過渡現象が信号スペクトル内に発生するので不可能ではあるが、前配交流成分を、置換サイクルの期間またはその整数倍の期間に等しい期間にわたつて組合せ回路の出力信号を平均化するととにより前配交流成分を除去することができ、組合せ回路の設定を前記周期内に保持するという認識に基いている。

本発明の実施例は、前記平均化回路を積分器とし、この積分器が各平均化周期の終りにこの積分器をリセット回路を有することがで

第 / 図は、本発明デジタルーアナログ変換器の 原理を示すプロック線図、第 2 図は、第 / 図に示 す変換器の動作を示すためのいくつかの信号波形 を示す図である。

との変換器は、たとえば米国特許第 3.982,/72 母および第 4,125,803 号明細書に記載されている よりに、正確に相互比例する複数の電流一本実施 例では、たとえばよ進重みつき値(binary weighted values) io, Io/2, Io/4 > IU Io/8 を有する4つの電流1、1、1、1、1、1、一を発生する 発生器を具えている。他方、1つの段をよびとの よりな既知の段(米国特許第 3,982,172 号明細 書の第6図)を凝続に用いることもできることに 注意すべきである。一般に、との発生器はマルチ ブル電流源!を具えている。との電流源は、世換 回路はにほぼ等しい複数の電流を供給する。との 置換回路は、回路 3 たとえばシフトレジスタの制 御のもとで、その出力端子に所盈電流 i 1, i 2, i 3, 1。が所望の相互比例で得られるような周期的循環 接続パターンを発生する。このととは前配特許明

きる。

この実施例では、さらに、前記様分器が、入力 端子と出力端子との間に第 / コンデンサを有する 演算増幅器と、この第 / コンデンサをパイパスす るりセットスイッチと、切換えスイッチを散けた 第 2 コンデンサとを具え、この切換えスイッチは、 前記第 2 コンデンサを前記平均化周期の間に前記 組合せ回路の出力端子に接続し、前記第 2 コンデ ンサを各平均化周期の終りに前記演算増幅器の入 力端子に接続することができる。

アナログーデジタル変換器に用いられ、アナログ信号電流入力端子を前配組合せ回路の出力端子に接続した本発明デジタルーアナログ変換器において、リセントスインチと並列の積分コンデンサを、前配組合せ回路の出力端子と、各平均化関切の終りでクロックされる比較器の人力端子とに接続し、この比較器のよ力が、デジタル信号をデジタル信号発生器を制御するのが好通である。

以下、本発明を図面に基いて詳細に説明する。

細書にわかりやすく記載されている。このようにして電流 11~14 が得られる。電流 11~14 と回路 3 を制御するクロック信号 c1 とを、第 2 図に示す。この実施例では、電流は登換回路 2 のすべての 4 ステップを循環する。これら 4 つのステップはサイクル時間 T を決定する。各電流は、交流電流が重量する必要な直流成分を有している。この交流成分は、電流 7 によつて供給される電流の相対差によつて決定され、サイクル時間 T にわたって零に等しい平均値を有する。

このような 2 進重みつき電流列によつて、デジタルーアテログ変換が可能となる。このためには 組合せ回路 4 を設け、入力端子 8 を軽てデジタル 入力信号が供給される制御回路 5 の命令によつて、 電流 1₁ ~ 1₄ のいくつかを出力端子 12 に伝達する。 出力端子 12 には、アナログ出力電流 1_a が同時に発生する。

第 2 図は、デジタル信号 1001 (第 1 函は組合せ回路 4 の対応する設定を示す)、 1010 および 1000 を瞬時 t_0 , t_1 , t_2 で連続的に変換するときの

前記電流 i_a を示す。制御回路sは、クロック信号 c_2 によつて次のように制御する i_a のとする。すなわち、組合せ回路sが、各サイクルの初めに、この実施例では瞬時 t_0 、 t_1 、 t_2 、 t_3 で切換えられて、サイクル時間 t にわたつて出力信号 i_a の中の誤差成分が零に等しい平均値を有するようにする。

/平均化周期 T 間にスイッチ パおよび りは、図示の位置にある。この場合、デジタルーアナログ 変換器 パの出力 電流 ia は、コンデンサルを充電する。充電が周期 T 間に行われるならば、 交流成分が除去される。各サイクルの終りに、スイッチ

ホールド回路 7 によつてサンプルしホールドする。 出力端子 9 の出力信号 1₀ は、誤差成分のない信号 1_a に相当し、ノサイクル時間 T にわたりシフトさ れている。

クロック発生器リーたとえば発振器のを有するっは、種々のクロック信号 c1 ~ c4 を供給する。実際には、たとえば平均化回路 6 がりセットされる前にサンブリングを行うためには、第2図には、同時に発生するように示されている信号 c1 ~ c4 間に実際には選延を与えなければならないことは明らかである。このためには、たとえばクロック信号 c1 の / 周期の符合せ時間(waiting time)を、必要ならば債分サイクル間に挿入することができる。さらに、正確にするために、得られるではが許容するならば、正確にするために、得られるですが作を行うことができる。この場合には、回路よを経てのデジタルデータ入力をよびサンブリングを、複数のサイクルあたり/回のみ行うことができる。

第3回は、平均化回路6の例を有する本発明デ

りが切換り、スイッチ / 7 が開く。演算増幅 番 / 8 の動作によつて、コンデンサ / 4 の 方へ 移送され、サンブル・ホールド 回路 7 の入力 端子に、 / 周朝 T にわたり信号 i a の 平 均値の 測度 である 電圧 が発生する。 サンブル・ホールド 回路 7 がサンブルを得た後に、スイッチ / 3 むよび / 7 が図示の位置にリセットされ、コンデンサ / 6 が 放電する。

第4図は、逐次近似法(Euccessive - approximation principle) 化基づいたアナログーデジタル変換器内に本発明デジタルーアナログ 変換器を用いる状態を示す。この近似法によると、D-A変換器は入力端子をにデジタル信号を受信し、その結果出力凝子以に発生するアナログ信号を、比較器 かにかいて変換すべきアナログ信号 Ia と比較する。その後に、比較に基いて、入力端子をのデジタル信号をデジタル信号発生器 ひを栓て変化させる。この手順は、入力端子をのデジタル信号がアナログ信号 I1 を敵も近似するまで連続的に繰返して行う。この場合、デジタル信号はア

ナログ信号I。のデジタル値を表わしている。

本発明の原理を、比較器かの入力端子に、クロック信号 c3 Kよつて制御されるスイッチ 22 Kよつて制御されるスイッチ 22 Kよつて各周期 T 後に放電される機分コンデンサ 23 を設ける実施例に通用する。との場合、比較器かはクロック信号 c4 を受信する。とのクロック信号は、各平均化周期の終りにのみ比較が行われるようにする。

平均化周期は、第2図に示すように産換周期と 正確に同期する必要はない。唯一の要求は、平均 化周期が置換周期またはその整数倍と同じ期間を 有することである。

本発明は、前述の実施例に限定されるものでは ない。平均化回路、サンブル・ホールド回路等は、 既知の技術に従つて構成することができる。 《図面の簡単な説明

第 / 図は、本発明デジタルーアナログ変換器 の原理を説明するためのブロック線図、

第2図は、第1図に示す変換器の動作を説明するためのいくつかの信号被形を示す図、

第3図は、平均化回路を詳細に示した本発明デジタル-アナログ変換器の一実施例を示す図、

第4凶は、本発明デジタル-アナログ変換器を アナログーデジタル変換器に用いた例を示す凶で ある。

ノ … マルチブル電旅原、 2 … 値換回路、 3 … シフトレジスタ回路、 4 … 組合を では、 5 … 制御回路、 6 … 平均化回路、 7 … サンデンサ、 15 、 パ … スイッチ、 18 … 演算増幅器、 2 … 使分 2 ンデンサ。 ル … デジタル信号発生器、 23 … 使分 3 ンデンサ。

特新出 旗 人 エヌ・ペー・ファップス・フルーイランペンプファッリケン

代與人弁塊士 杉 村 暁 秀

